

# IATD du compteur

## 1. Inspection

L'inspection consiste à vérifier le code VHDL sans exécuter de simulation ni programmer le FPGA.

### Inspection n°1 : Vérification du code

#### Objectif

On vérifie que les entrées et les sorties correspondent au fonctionnement attendu du compteur.

#### Entrées

- clk : horloge
- rst : remise à zéro asynchrone
- restart : remise à zéro du compteur

#### Sorties

- end\_counter : indique que la valeur maximale est atteinte
- led\_o : LED qui change d'état à chaque fin de comptage

On peut ensuite s'intéresser à l'algorithme même du compteur

On vérifie que fonctionnement attendu est le suivant :

1. si rst = '1'
  - compteur = 0
  - LED = 0
  - end\_counter = 0
2. sinon, à chaque front montant de clk
  - si restart = '1'
    - remise à zéro du compteur
  - sinon si counter = MAX\_COUNT
    - end\_counter = 1
    - inversion de la LED
    - remise à zéro du compteur
  - sinon
    - compteur = compteur + 1
    - end\_counter = 0

#### Validation

Aucune incohérence logique n'est observée, aucune erreur dans le code (syntaxe, incohérence de type, erreur classique comme une entrée lu ou sortie écrite !)

## 2. Analyse - Vérification en simulation par testbench

Pour accélérer la simulation, on peut remplacer :

MAX\_COUNT = 199 999 999 par une valeur beaucoup plus faible dans mon cas j'avais pris comme exemple 7dec = "111"bin afin de ne pas simuler trop longtemps.

Ensuite, il faut à l'aide d'un testbench:

- Vérifier les signaux de base (clk correct, reset)
- Vérifier que le compteur s'incrmente de 1 à chaque front montant de l'horloge.
- Le compteur doit évoluer comme suit 0 -> 1 -> 2 -> 3 -> 4 -> 5 -> 6 -> 7 -> 0 -> 1 -> 2 etc...
- Vérifier que le compteur détecte correctement la valeur maximale.
- Simuler jusqu'à atteindre MAX\_COUNT (7 dans notre testbench)

### Sorties observées:

- counter
- end\_counter
- led\_o

-Vérifier que lorsque :

Counter = MAX\_COUNT on doit observer :

- end\_counter = '1'
- counter = '0'
- LED change d'état

-Vérification du signal restart

Pendant le comptage, activer restart :

- Le compteur revient immédiatement à zéro.
- La LED ne change pas d'état.
- Le signal end\_counter reste à zéro

### 3. Test

Cette fois-ci il faut observer le comptage réel sur le FPGA avec une mesure physique avec un ILA.

Il faut donc bien observer sur l'ILA que les signaux d'entrées (clk, rst, restart, counter, end\_counter et led\_o) soient cohérents.

Notre ILA enregistre donc la valeur du compteur à chaque front d'horloge.

Il faut bien penser à cette étape à changer la valeur de MAX\_COUNT, en effet, il était à précédemment initialisé à 7 pour le testbench, il faut désormais tester le comptage réel, alors on l'initialisera à 199 999 999 comme prévu par les spécifications car il fallait que la LED alterne d'état toutes les 2 secondes, il lui fallait donc 199 999 999 coups d'horloge et non seulement 7.

On mettra ensuite en place un trigger sur cette valeur afin de constater les changements de signaux ont correctement lieu autour de 199 999 999.

On doit donc avoir quelque chose ça sur le signal counter:

199 999 997 -> 199 999 998 -> 199 999 999 -> 0 -> 1 -> 2 -> 3 etc...

À l'instant où counter = MAX\_COUNT = 199 999 999 on doit observer :

- end\_counter = '1 '
- retour du compteur à 0
- inversion d'état la LED.

Les trois événements doivent être simultanés.

De plus il faut vérifier le redémarrage du compteur.

#### **Méthode**

Activer restart pendant le comptage.

#### **Résultat attendu**

Le compteur revient immédiatement à zéro.

La LED conserve son état.

Le signal end\_counter reste nul.

#### **Validation**

Le redémarrage est conforme au comportement prévu.

ON FERA UN TRIGGER AUTOUR DU RESTART QU'ON APPUIERA SUR LA CARTE ET ON OBERVERA QUE LE COMPTEUR SE RÉINITIALISE BIEN

## 4. Démonstration

### Démonstration : Fonctionnement sur la carte FPGA

Montrer le fonctionnement du compteur dans son environnement final.

Le circuit est programmé sur le FPGA via une téléversion du bitstream.

Une vidéo montre :

- le changement d'état de la LED ;
- l'utilisation du bouton restart pour réinitialiser le comptage.

La démonstration est validée si :

- la LED change d'état à chaque fin de comptage ;
- le signal restart réinitialise correctement le compteur.

### Conclusion

La validation IATD du compteur repose sur le respect de sa chronologie. Les inspections vérifient la cohérence du code, les analyses confirment le comportement en testbench, les tests réalisés avec l'ILA valident les signaux internes sur le FPGA et la démonstration montre le fonctionnement complet du système dans les conditions réelles d'utilisation. Les résultats sont considérés comme conformes si la séquence de comptage, la détection de MAX\_COUNT, l'activation de end\_counter, le basculement de la LED et la gestion du signal restart correspondent exactement au comportement spécifié dans le code VHDL.